삼성전자, 5,000억 원대 '하이-NA EUV' 반입… 2나노 반도체 경쟁 본격화

 

삼성전자 하이 NA EUV 도입, ASML 차세대 노광장비, 2나노 파운드리 경쟁, TSMC 추격, 반도체 초미세 공정 혁신

---

삼성전자, 화성캠퍼스에 차세대 '하이-NA EUV' 장비 도입

2나노 공정 경쟁 본격화, 반도체 초미세 회로 구현 기술 강화

삼성전자가 ASML의 차세대 노광장비 '하이-NA EUV(EXE:5000)'을 화성캠퍼스에 반입했다.

• 장비 가격: 약 5,000억 원
• 제조사: 네덜란드 반도체 장비업체 ASML
• 주요 기능: 2나노미터(2nm) 이하 초미세 반도체 회로 구현 필수 장비

하이 NA EUV는 기존 EUV보다 집광 능력(NA)을 0.33에서 0.55로 증가시켜,
반도체 회로 선폭을 더욱 미세하게 줄여 전력 소비 감소 및 성능 향상 가능하다.

삼성전자는 이 장비를 활용해 2나노 이하 공정 완성도를 높이고, 파운드리 경쟁력을 강화할 계획이다.

---

글로벌 반도체 기업, '하이-NA EUV' 도입 가속화

인텔·TSMC도 하이 NA EUV 도입, 2나노 시장 경쟁 격화

하이 NA EUV는 글로벌 반도체 기업들이 2나노 공정을 위해 필수적으로 도입하는 장비다.

• 인텔: 2023년 ASML로부터 최초 하이-NA EUV 장비 도입 → 총 6대 구매 계약
• TSMC: 최근 하이-NA EUV 장비 도입 완료, 2나노 시험 생산 착수
• 삼성전자: 2024년부터 2나노 이하 공정 적용을 위한 평가 진행 중

이처럼 차세대 반도체 시장 선점을 위한 주요 기업들의 경쟁이 본격화되고 있다.

---

삼성, TSMC 추격 위해 2나노 시장에서 승부수

파운드리 점유율 격차 확대… 삼성, 초미세 공정 경쟁력 강화 총력

현재 글로벌 파운드리 시장에서 TSMC와 삼성전자의 점유율 격차가 더욱 벌어지는 상황이다.

2024년 4분기 파운드리 시장 점유율	시장 점유율(%)
TSMC	67.1% (+2.4%p 증가)
삼성전자	8.1% (-1%p 감소)

 

TSMC는 지난해 2나노 시험 생산에서 60%의 수율 확보에 성공했다.
이에 삼성전자는 하이-NA EUV 도입을 통해 2나노 공정 기술 완성도를 높여 경쟁력을 강화할 계획이다.

---

삼성전자, 2나노 공정 최적화 및 GAA 기술 상용화 추진

GAA(Gate-All-Around) 공정 전환, 초미세 공정 경쟁력 강화

삼성전자는 GAA(Gate-All-Around) 기술을 기반으로 2나노 공정 상용화를 앞당길 계획이다.

• GAA 공정: 기존 핀펫(FinFET)보다 전력 효율 및 성능 향상 가능
• 2나노 공정 도입 목표: 2025년 양산 예정

삼성전자 파운드리사업부장 한진만 사장은
"삼성전자가 GAA 공정 전환을 먼저 이뤄냈지만, 사업화에서는 부족한 점이 많다"며
"2나노 공정의 빠른 생산능력 증가(램프업)가 최우선 과제"라고 강조했다.

---

삼성전자, 2나노 반도체 시장에서 승부수… 향후 전망

하이-NA EUV 장비 도입 후 본격적인 생태계 구축 예정

삼성전자는 하이-NA EUV 장비 도입을 통해 초미세 회로 구현 기술을 확보하고
대형 고객사 유치 및 파운드리 시장 점유율 확대를 목표로 하고 있다.

향후 과제

• 2나노 공정 수율 향상 및 안정적 양산 체계 구축
• GAA 기반 2나노 공정 상용화 및 초미세 공정 경쟁력 확보
• TSMC와의 기술 격차 축소 및 글로벌 반도체 시장 점유율 확대

삼성전자가 2나노 시장에서 TSMC를 추격하며 점유율 반등에 성공할지 귀추가 주목된다.